

2. Übungsblatt

Lösen Sie die folgenden Aufgaben:

- i) Führen Sie evtl. besprochene Änderungen an Ihrem Addierer aus und ergänzen Sie die fehlenden Teile (RCAdder und Testbench)!
- ii) Implementieren Sie den Speicher unserer CPU, d.h. entwickeln Sie eine `architecture` für die `entity ram` (siehe `ram_entity_only.vhd`). Sie können das beiliegende Block-RAM verwenden.
- iii) Entwerfen Sie eine Testbench für den Hauptspeicher. Lesen und schreiben Sie Daten in den Speicher und lesen sie Instruktionen (im Moment sind das einfach nur Datenwörter) aus dem Hauptspeicher. Ihre Testbench muss mehrere 1000 Speicherzugriffe simulieren.

Besprechung und Abnahme am 6. November 2024